⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平1-239486

@Int.Cl.1

織別記号

庁内整理番号

@公開 平成1年(1989)9月25日

G 01 R 31/28 G 06 F 11/22

3 1 0

V-6912-2G F-7368-5B

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

出力応答圧縮器

②特 顧 昭63-66500

@出 願 昭63(1988) 3月18日

70 発明者 吉田 正昭 70 出願人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目33番1号

100代理人 弁理士内原 晋

明日日本

発明の名称

出力吃答压箱器

特許請求の範囲

複数の出力線からの出力応答を同時に圧縮する 多入力線型帰還シフトレジスタ型の出力応答圧縮 器において、

前記複数の出力線のうちの1つの出力線からの 出力応答を選択的に前記多入力線型帰還シフトレ ジスタの初段に入力する第1の選択手段と、

前記複数の出力線から前記任意の1つを除いた 残りの出力線からの出力応答のそれぞれを前記多 入力線型帰還シフトレジスタの初段以外の各段に 入力するか否かを選択する第2の選択手段とを設 けたことを特徴とする多入力線型帰還シフトレジ スタ型の出力応答圧縮器。

発明の詳細な説明

〔産業上の利用分野〕

本発明は出力応答圧糖器、特に集積回路の論理機能試験が容易となり、かつ極めて複雑な集積回路でも試験可能となる様に集積回路自体に組み込まれた出力応答圧糖器に関する。

〔従来の技術〕

高度に集積化され、かつ複雑化した集積回路の 論理機能テストを容易にする1つの方法は、テスト すべき集積回路内部にテストが規構を組み込り、 びテスト出力評価部等のテスト機構を組み込り、 は、まうことである。この機にすることにより、 は回路内部に埋め込まれて外部端子から直接で なってきる。 であったことが の回路に があったことが の回路に の回路

ところで、テスト機構を無積回路に組み込む場合、膨大な出力応答を逐一期待値と比較することは不可能なので、出力応答を圧縮し、圧縮した出力応答を期待値と比較するという方法が採られる

特閒平1-239486 (2)

この出力吃答圧縮器はテスト出力評価部の重要な部分を占める論理回路プロックであるが、1979年に開催された国際テスト会議(Intermetional Test Conference)の論文集37ページ~(Iページに「BUILT-IN LOGIC BLOCK OBSERVATION TECHNIQUES」と題して報告された論文中に示された多入力符号解析器が、よく用いられる。

この多入力符号解析器は、線型帰還シフトレジスタの各段に入力を入れられる様にしたもので、 4 ビットの多入力符号解析器の例の機略プロック 図を示す。

第2回は、被テスト回路(図示せず)からの出力が Do、Di、Di、Di、Di、Oiの4 ピットである場合を示しており、あるサイクルにおける被テスト回路の各出力 Di、Di、Diは排他的論理和回路(以下 E X O R ゲートと記す) 2 6 . 2 7 . 2 8 に入力され、フリップフロップ 2 1 . 2 2 . 2 3 の各出力との排他的論理和演算後、フリップフロップ 2 2 . 2 3 で 3 のよりとの 2 3 . 2 4 に入力される。また彼テスト回路の出力 Do は E X O R ゲート 2 5 に入力

され、フリップフロップ 2 3 と 2 4 との 4 他的 6 程和 演算 後、フリップフロップ 2 1 に 入力 される

そして、次のサイクルで被テスト回路の各出力 Do. Di. Di. Di. Di. 6全く同様にしてフリップフロップ21、22、23、24に各々入力され、以後同じ動作が繰り返される。従って、被テスト回路からの出力が何パターンあっても、結果は4ビットに圧縮されることになり、期待値も4ビットで良く、テストのために付加するハードウェア量が少なくですむ。

(発明が解決しようとする課題)

しかしながら、上述の出力吃答圧糖器においては、被テスト回路からの出力り。、 D₁ 、 D₂ 、D₃ 全てを同時に圧縮しているので、被テスト回路全体の良否の料定はできても、もっと詳細な故障箇所に関する情報は全く得られず、不良解析が出来ないという問題点を有する。

本発明の目的は、上記の従来技術の問題点を排除し、より詳細な故障値所に関する情報が得られ

る出力応答圧縮器を提供することにある。

〔課題を解決するための手段〕

本発明の出力応答圧縮器は、複数の出力はからの出力応答を同時に圧縮する多入力線型帰還シフトレジスタ型の出力応答圧縮器において、

前記複数の出力線のうちの1つの出力線からの 出力応答を選択的に前記多入力線型帰還シフトレ ジスタの初段に入力する第1の選択手段と、

前記複数の出力線から前記任意の1つを除いた 残りの出力線からの出力応答のそれぞれを前記多 入力線型帰還シフトレジスタの初段以外の各段に 入力するか否かを選択する第2の選択手段とを設 けたことを特徴とする。

(作用)

本発明は、上記構成を採用することにより従来技術における問題点を解消している。すなわち、従来技術は全出力同時圧縮しかできないので、被テスト回路全体の良否判定しか出来ないが、本発明は、彼テスト回路の各出力を1つずつ圧縮することも可能にすることで、より詳細な故障箇所に

関する情報が得られる。

(実施例)

以下、図面を参照しながら本発明を詳細に説明 する

第1回は、本発明の典型的な一実施例を示す構成回である。

本実施例は被テスト回路(図示省略)からの出力が4ビットで、これを圧縮する出力応答圧縮器の段数も同一である場合を示しているが、本発明はこれに限定されるものではなく、出力応答圧縮器の段数が被テスト回路の出力数よりも多くでもかまわないのは言うまでもない。

さて、第1図に示した出力店客圧糖器は、放テスト回路からの出力 Do 、 D1 、 D2 、 D3 に対応する 4 つのフリップフロップ1、2、3、4 と、各フリップフロップに対応する 4 つの E X O R がート5、6、7、8 と、その出力がそれぞれ E X O R 6、7、8 の一方の入力となる A N D ゲート10、11、12と、マルチプレクサ13とから成り、制御信号 C 2 を切り換えることにより、2

特閒平1-239486 (3)

栽類の出力店装圧縮器として動作する。

1 つは被テスト回路からの全出力 D。 ~ D。 を 国時に 圧 幅する 提来と 同様の出力 応答 圧 簡 器 で あり、もう 1 つは被テスト 回路 からの出力 D。 ~ D, のうちの任意の 1 つの出力のみを圧縮する出 力応答圧 維器である。

制御信号 C 2 を論理 "1" のレベルに設定すると、AND ゲート10.11.12は被テスト回路からの出力 D1.D2.D3を出力し、EXORゲート6.7.8にそれぞれ入力する。 従ってフリップフロップ 2.3と被テスト回路からの出力 D1.D2.D3とのそれぞれ排他的論理和が入力されることになる。

そして、この時制御信号C1を、マルチプレクサ13が被テスト回路からの出力D。、D1、D2、D3、のうち出力D。を出力する機に設定すると、EXORゲート5には被テスト回路からの出力D。が入力され、フリップフロップ1には、フリップフロップ3、4と、この出力D。の排他

的倫理和が入力されることになる。即ち、この場合には前述の従来例と同様に、被テスト回路からの出力 D。~ D。 を全て同時に圧縮する出力応答圧縮器が実現される。

この機に、1つの出力応答圧縮器に2つのモードをもたせることにより、従来例で得られる故障

に関する情報より多くの情報が得られる。即ち、最初に被テスト回路の出力D。~D,を全国路の出力D。~D,を全国路の日本で、被テストを開かる。そして、不良と判定されたな被テストを持たのみ、1つの出力が一回路の出力を順次本発明による出力が客圧縮器に正数な本発明により、どの出力が不正出力のよう。それできるように検出することができるからである。

1つの出力のみを圧倒できるモードでは入力パターンの何パターン目で故障が検出されたかを検出することもでき、従来例にくらべて、被テスト回路の故障箇所に関する情報が格段に増加することになる。しかも極めてわずかな論理ゲートの追加で実現できる。

〔発明の効果〕

本発明によれば、以上述べた様な構成を採用することにより、従来例にくらべより詳細な故障情報が得られるようになる。


図面の簡単な説明

第1回は本発明の一実施例を示す構成図であり、 第2回は従来例を示す構成図である。

Do, D, D, D, D, …被テスト回路からの出力、1、2、3、4、21、22、23、24 …フリップフロップ、5、6、7、8、9、25、26、27、28、29…排他的論理和回路、10、11、12、…ANDグート、13…マルチプレクサ、C1、C2…制即信号。

代理人 弁理士 內 原 晉


特開平1-239486 (4)



/~4:フリップ・フロップ

10~12: AND 5-1

5~8:排他的输理和回路 Do~DJ:被テスト回路からの出力



21~24 : フリップフロップ 25~29 : 排他的論理和回路 Do~Do:被テスト回路がらの出力

2 図

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-239486

(43)Date of publication of application: 25.09.1989

(51)Int.CI.

G01R 31/28 G06F 11/22

(21)Application number: 63-066500

(71)Applicant: NEC CORP

(22)Date of filing:

18.03.1988


(72)Inventor: YOSHIDA MASAAKI

(54) OUTPUT RESPONSE COMPRESSOR

(57)Abstract:

PURPOSE: To obtain fault information more in detail than before by providing a selecting means which inputs the output response from one output line to the initial stage of a multi-input line type feedback shift register selectively.

CONSTITUTION: When a control signal C2 is set to a logical level '0', AND gates 10, 11, and 12 output logic '0' regardless of outputs D1, D2 and D3 from a circuit to be tested, so the values of flip—flops 1, 2, and 3 of front stages are only shifted to the flip—flops 2, 3, and 4. At this time, a control signal C1 controls a multiplexer 13 to input only the output of the circuit to the output response compressor so that only one of the outputs D0, D1, D2 and D3 of the circuit is selected. Namely, the output response compressor which compresses one optional output among D0WD3 from the circuit is realized in this case.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office